关于芯加速
KU15P FPGA加速卡
XA100 FPGA加速卡
XA200 FPGA加速卡
XA300 FPGA加速卡
XA400 FPGA加速卡
XA500 FPGA加速卡
VU9P验证板卡
VU13P验证板卡
FMC-6675四通道500M同步采集子卡
LZO Compression IP
LZO Decompression IP
10G Hardware TCP
10G Hardware UDP
AES Encryption IP
NVMe Controller IP
当前位置：首页 > FPGA IP
LZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。Core接收未压缩的输入数据块，产生压缩后的数据块。Core使用合适的头和尾封装了压缩后的数据载荷，所以用户不需要处理压缩后的数据块。输入的数据块可以被分段，并且不同数据块的分段可以交织输入Core。
LZOAccel-D是一个无损数据解压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收压缩的输入数据块，产生解压缩后的数据块。Core分析数据块的头和尾，检查输入数据块的错误，并且输出解压缩后的数据载荷，所以用户不需要处理压缩的数据块。基于详尽的错误跟踪和报告特性，即使压缩数据块中出现错误，Core也可以平滑系统操作并且实现错误恢复。
使用RTL编写的UDP session管理的IP，可以作为client和server，FPGA直接可以发送和接收10G TCP
使用RTL编写的UDP session管理的IP，可以作为client和server，FPGA直接可以发送和接收10G UDP
可编程AES加密IP可以集成到FPGA中，实现了AES(Advanced Encryption Standard) Rijndael加解密算法，兼容美国国家标准与技术研究院（NIST）发布的高级加密标准(AES)。AES IP处理128-bit分组数据，并且密钥长度可编程：128，192和256-bit。
NVMe Taget用于硬件支持Host到Device的NVMe队列管理和NVMe寄存器管理，实现FPGA作为主机的NVMe设备来管理。
